Time |
Ballroom A |
Ballroom B |
---|---|---|
8:30~9:00 | Registration | |
9:00~9:10 |
Opening | |
Chin-Lung King, President, Grand Technology | ||
9:15~9:50 | AI-Powered Cybersecurity: Securyzr™ Intrusion Detection System (IDS) | What AI Brings to IC Design |
AI 加強版的Securyzr™ 入侵檢測系統 (IDS)更有效保護網絡安全 | AI為IC設計帶來的創新變革 | |
Secure IC | Mr. KC Wu | |
10:00~10:35 |
3D fullwave EM synthesis/optimization and |
|
最新世代超大Versal ACAP 設計的系統級模擬 驗證 |
||
Lorentz | Aldec | |
10:45~11:20 |
AI & Automotive- NoC IP & Verification “A Futuristic Vision” |
|
掌握 NoC IP 與 Verification IP,成就人工智能 (AI) 與自駕車(Automotive)的未來發展 | 大數據與AI:引領半導體產業的未來 |
|
Truechip | Semitronix | |
11:30~12:05 |
Heterogeneous integration of EDA Tools in mixed-signal design |
Maximizing Performance: Unveiling the Secrets to Signal Chain Optimization for Seamless Sensor Integration |
探討EDA工具的異質整合於混合訊號設計流程 |
性能最大化大揭密: 揭示實現無縫感應器整合的信號鏈最佳化的秘訣 | |
Mr. Adan Wu | Verversemi | |
12:05~13:35 | Lunch Time | |
13:35~13:45 | Lucky Draw (Ballroom B) | |
13:50~14:25 |
Challenges on building precision clock trees on High Speed and Mixed Signal Interfaces |
|
高速混合訊號接口中建構高精度時鐘樹的挑戰與應用 | 加速和優化PCB及封裝設計 -- Prototyping與再利用策略讓您先發制人 | |
KeenHeads | JITX | |
14:35~15:10 |
Enhancing Signal Chain Performance through Advanced Calibration Techniques |
|
高效的流程管理,掌握細節確保計畫順利執行 | 通過採用更先進的校準技術來提高信號鏈的性能 | |
Altair | Verversemi | |
15:20~15:55 |
Application of Machine Learning and LLM in Semiconductor Big Data Analysis |
|
攻擊性人工智慧的全面探索!人工智能威脅以及所需的保護措施 | 機器學習和大語言模型如何玩轉半導體大數據分析 | |
Secure IC | Semitronix | |
16:05~16:40 | ||
SOC Verification - 加速產品上市的終極關鍵因素 | 晶片的生命週期管理 - 全面覆蓋DFT,功能安全,診斷和良率提升管理的解決方案 | |
Truechip | Semitronix | |
16:40~17:00 | Lucky Draw (Ballroom B) |