Time
|
Ballroom A
|
Ballroom B
|
8:30~9:00
|
Registration
|
9:00~9:10
|
Opening
|
Chin-Lung King, President, Grand Technology
|
9:15~9:50
|
|
|
Agentic AI 的崛起:重塑我們的生活與工作
|
人工智能能否取代傳统驗證方式
|
Mr. KC Wu
|
Truechip
|
10:00~10:35
|
|
|
AI 變革下的類比IC設計自動化新趨勢
|
數據驅動的 DFM :探討ConVision 如何從探索性分析邁向全自動優化
|
Foohu
|
StellarChip
|
10:45~11:20
|
|
|
航太與任務關鍵應用之半導體產品設計與驗證---Zero Error System
|
eFPGA 時代:重新定義 FPGA 與 ASIC 的界線
|
Zero-errorsystems
|
Menta
|
11:30~12:05
|
|
|
航太與任務關鍵應用之半導體產品設計與驗證---Zero Error System
|
從AI Demo到真實部署:工業AI的落地困境與現場挑戰
|
Zero-errorsystems
|
MICROIP CTO Dr. Wu
|
12:05~13:35
|
Lunch Time
|
13:35~13:45
|
Lucky Draw (Ballroom B)
|
13:50~14:25
|
|
|
複鵠SAGE平台:類比晶片設計的定製化AI智慧體-AI時代的模擬設計智慧大腦
|
數據,是人工智慧賴以生存的命脈
|
Foohu
|
StellarChip
|
14:35~15:10
|
|
|
高速電路Layout的關鍵挑戰
|
迎戰超複雜 SoC 開發:以 IP 管理平台構築 AI 晶片設計的安全防禦與溯源機制
|
Silicon Topology
|
Perforce
|
15:20~15:55
|
|
|
快速迭代RISC-V的前端設計平台-Incore SoC Generator
|
善用Alarm與Ink指標轉化推進良率
|
Incore
|
StellarChip
|
16:05~16:40
|
|
|
FPGA 原型驗證的盲點:沒有能見度層,bug 藏多深你都不知道
|
面對 AI 與量子威脅:下一代硬體信任根的防禦策略
|
Exostiv
|
ICTK
|
16:45~17:10
|
|
AI知識革命:如何從程式碼到晶片,在 Token 經濟中脫穎而出?
|
Khoa Nguyen
|
17:10
|
Lucky Draw (Ballroom A)
|